2-9- بررسی سلول بهبودیافته. 43
2-10- بررسی چالش جریان نشتی. 55
فصل سوم: روش اجرای تحقیق
3-1- شبیه سازی سلول 6 ترانزیستوری پایه. 65
3-2- شبیه سازی سلول پایه در لحظه 2.5 میکروثانیه. 71
3-3- شبیه سازی سلول بهبود یافته. 73
3-4- شبیه سازی سلول بهبود یافته در زمان 2.5 میکروثانیه. 78
3-5- شبیه سازی سلول نهایی. 80
3-6- شبیه سازی سلول نهایی در لحظه 2.5 میکروثانیه. 82
فصل چهارم: تجزیه و تحلیل داده ها
4-1- مقایسه و بررسی داده ها و نتایج حاصل از شبیه سازی. 87
فصل پنجم: نتیجه گیری و پیشنهادات
5-1- نتیجه گیری. 91
5-2- پیشنهادات. 92
منابع و ماخذ. 93
فهرست منابع فارسی. 93
فهرست منابع انگلیسی. 94
چکیده انگلیسی. 96
فهرست جداول
عنوان                                                  شماره صفحه
جدول 3-1: ترانزیستورها سلول 6 ترانزیستوری پایه شامل نوع و ابعاد آن ها. 65
جدول 3-2: مشخصات پالس اعمال شده به ورودی های Bite-line و Word-line  66
جدول 3-3: ولتاژ گره های مدار در لحظه شروع به کار مدار. 66
جدول 3-4: ظرفیت خازنی گره های اصلی مدار سلول پایه. 67
جدول 3-5: مشخصات توان مصرفی ولتاژ و جریان منابع تغذیه مدار   67
جدول 3-6: نواحی کار ترانزیستورها درلحظه شروع به کار مدار   68
جدول 3-7: ظرفیت خازنی ترانزیستورها. 68
جدول 3-8: نقاط کار ترانزیستورها. 68
جدول 3-9: ولتاژ گره های  مدار در لحظه 2.5  میکروثانیه. 71
جدول 3-10: ظرفیت خازنی گره های اصلی مدار سلول پایه  در زمان 2.5 میکروثانیه. 71
جدول 3-11: توان مصرفی ولتاژ و جریان منابع تغذیه مدار در زمان 2.5 میکروثانیه. 71
جدول 3-12: نواحی کار ترانزیستورها درلحظه 2.5 میکروثانیه. 72
جدول 3-13: نقاط کار ترانزیستورها در زمان 2.5 میکروثانیه. 72
جدول 3-14: مشخصات پالس های اعمال شده به ورودی های مدار. 73
جدول 3-15: ولتاژ گره های مدار در لحظه شروع به کار. 74
جدول 3-16: ظرفیت خازنی گره های اصلی مدار سلول بهبود یافته در لحظه شروع به کار. 74
جدول 3-17: توان مصرفی ولتاژ و جریان منابع تغذیه مدار در لحظه شروع کار مدار. 74
جدول 3-18: نقاط کار ترانزیستورها در لحظه شروع به کار. 74
جدول3-19: نواحی کار ترانزیستورها درلحظه شروع به کار مدار   74
جدول 3-20: ولتاژ گره های مدار در لحظه 2.5 میکروثانیه. 78
جدول 3-21: ظرفیت خازنی گره های اصلی مدار سلول بهبود یافته در لحظه 2.5 میکروثانیه. 78
جدول 3-22: توان مصرفی ولتاژ و جریان منابع تغذیه مدار در لحظه 2.5 میکروثانیه. 78
جدول 3-23: نواحی کار ترانزیستورها درلحظه 2.5 میکروثانیه. 78
جدول 3-24: نقاط کار ترانزیستورها در لحظه 2.5 میکروثانیه. 79
جدول 3-25: ولتاژ گره های مدار در لحظه شروع به کار مدار. 80
جدول 3-26: ظرفیت خازنی گره های اصلی مدار سلول بهبود یافته در لحظه شروع به کار مدار. 81
جدول 3-27: توان مصرفی ولتاژ و جریان منابع تغذیه مدار در لحظه شروع به کار مدار. 81
جدول 3-28: نواحی کار ترانزیستورها درلحظه شروع به کار مدار   81
جدول 3-29: نقاط کار ترانزیستورها در لحظه شروع به کار مدار   81
جدول 3-30: ولتاژ گره های مدار در لحظه 2.5 میکروثانیه. 82
جدول 3-31: ظرفیت خازنی گره های اصلی مدار سلول بهبود یافته در لحظه 2.5 میکروثانیه. 82
جدول 3-32: توان مصرفی ولتاژ و جریان منابع تغذیه مدار در لحظه 2.5 میکروثانیه. 82
جدول 3-33: نواحی کار ترانزیستورها درلحظه  2.5 میکروثانیه   83
جدول 3-34: نقاط کار ترانزیستورها در لحظه 2.5  میکروثانیه. 83
جدول 3-35: مقایسه جریان نشتی ترانزیستور شماره 2 در سلول بهبود یافته و سلول نهایی در زمان نگهداری داده 2.5 میکروثانیه. 87
جدول 3-36: مقایسه توان مصرفی تغذیه درسلول بهبود یافته و نهایی در زمان نگهداری داده در سلول 2.5 میکروثانیه. 87
فهرست شکل ها
عنوان                                                  شماره صفحه
شکل 1-1: سوئیچ های مسیریابی. 3
شکل 1-2: جداول صحت. 4
شکل 1-3: مالتی پلکسر چهار ورودی. 4
شکل 1-4: سلول های حافظه مشخص کننده ورودی ها. 5
شکل 1-5: سلول عملیات خواندن نوشتن و ذخیره سازی داده های دودویی جهت برنامه ریزی تراشه گیت قابل برنامه ریزی میدانی. 6
شکل 2-1: نمونه ای از حافظه ها و ابعاد آن ها. 11
شکل 2-2: بلوک دیاگرام یک FPGA. 12
شکل 2-3: معکوس کننده. 14
شکل 2-4: قسمت ها و اجزای تشکیل دهنده سلول 6 ترانزیستوری پایه   15
شکل 2-5: مسیر ورود داده به سلول و فیدبک مثبت نگهداری داده در سلول   16
شکل 2-6: مسیر جریان سلول 6 ترانزیستوری پایه. 18
شکل 2-7: مقایسه حاشیه نویز ایستای خواندن در سلول مطلوب و نا مطلوب   19
شکل 2-8: شماتیک مداری سلول بهبود یافته. 21
شکل 2-9: مراحل خواندن و بارگذاری داده 1 از ورودی و ذخیره در سلول   22
شکل 2-10: مراحل خواندن و بارگذاری داده 0 از ورودی و ذخیره در سلول   23
شکل 2-11 مسیر حلقه فیدبک مثبتی که داده 1 را در سلول نگهداری می کند. 23
شکل 2-12: شکل موج سیکل نوشتن داده در سلول. 24
شکل 2-13: جریان های نشتی سلول جدید در حالت نگهداری داده صفر در سلول. 25
شکل 2-14: خازن های پارازیتی ترانزیستور ها در گره ST. 27
شکل 2-15: خازن CST که مجموع خازن های متصل به گرهST  می باشد   30
شکل2-16: مدار معادل سلول در زمان خواندن داده 1. 31
شکل 2-17: مقایسه متوسط جریان نشتی در سلول پایه و سلول جدید   34
شکل 2-18: مقایسه متوسط جریان نشتی با کاهش ولتاژVDD و بدون کاهش ولتاژ VDD در سلول جدید. 34
شکل 2-19: مشخص کردن مسیر جریان نشتی در سلول در حالتی که داده 1 در سلول جدید ذخیره شده. 35
شکل 2-20: مقایسه ابعاد در طراحیlayout  سلول حافظه 6 ترانزیستوری پایه و سلول ارائه شده جدید. 36
شکل2-21: طرح layout مربوط به سلول حافظه آگاه به صفر با جریان نشتی کم. 39
شکل 2-22: طراحی layout مربوط به سلول سخت شده نسبت به صفر پایه   41
شکل 2-23: طراحی layout مربوط به سلول سخت شده بهبود یافته. 41
شکل 2-24 طراحی مربوط به layout سلول سخت شده سلول سخت شده به طور کامل نسخه کامل شده. 42
شکل 2-25: طراحی مربوط به layout سلول سخت شده به طور کامل. 43
شکل 2-26: شماتیک مداری سلول جدید. 44
شکل 2-27: ذخیره ماندن داده 1 منطقی در سلول. 46
شکل 2-28: ذخیره ماندن داده 0 منطقی درسلول. 47
شکل2-29: مسیر حلقه های فیدبک نگهدارنده داده 0 و 1 در سلول   48
شکل 2-30: حالت اولیه سلول که داده صفر در سلول ذخیره شده و آماده تغییر داده به صفر از طریق مسیر های مشخص شده. 51
شکل2-31: تغییر حالت داده صفر منطقی در سلول به یک و تغییر وضعیت ترانزیستورها. 51
شکل2-32: حالت اولیه سلول که داده یک در آن ذخیره شده و آماده تغییر داده به صفر از طریق مسیر های مشخص شده. 53
شکل 2-33: تغییر حالت داده یک منطقی در سلول به صفر و تغییر وضعیت ترانزیستورها. 54
شکل2-34: رابطه جریان نشتی و پشته کردن ترانزیستورها به شکل سری   56
شکل 2-35: پشته کردن ترانزیستورها در سلول جدید. 57
شکل 2-36: نحوه قرارگیری سلول حافظه جدید در معماری سوییچ مسیریابی   58
شکل 2-37: نحوه قرارگیری سلول حافظه جدید در معماری جدول جستجو ، برگرفته از مرجع. 59
شکل 3-1: روند انجام شبیه سازی و بدست آوردن خروجی و بررسی شرایط برای مقایسه. 64
شکل 3-2: شماتیک مداری سلول 6 ترانزیستوری پایه. 65
شکل 3-3: خروجی گره Bite-line  که به عنوان ورودی به مدار اعمال شده   69
شکل 3-4: خروجی گره Word-line  که به عنوان ورودی به ترانزیستورهای فعال کننده اعمال     می گردد. 69
شکل 3-5: ولتاژ گره ST در طول پالس های اعمال شده به مدار از طریق ورودی. 70
شکل 3-6: ولتاژ گره STB در طول پالس های اعمال شده به مدار از طریق ورودی. 70
شکل 3-7: شماتیک مداری سلول بهبود یافته ارائه شده. 73
شکل3-8: خروجی گره Bite-line  که به عنوان ورودی به مدار اعمال شده   76
شکل 3-9: خروجی گره Word-line  که به عنوان ورودی به ترانزیستورهای فعال کننده اعمال      می گردد. 76
شکل 3-10: ولتاژ گره ST در طول پالس های اعمال شده به مدار از طریق ورودی در سلول جدید. 77
شکل 3-11: ولتاژ گره STB در طول پالس های اعمال شده به مدار از طریق ورودی در سلول جدید. 77

خرید فایل متن کامل در سایت zusa.ir

دیدگاهتان را بنویسید

نشانی ایمیل شما منتشر نخواهد شد. بخش‌های موردنیاز علامت‌گذاری شده‌اند *